전체메뉴

닫기

NIPA

  • 디지털 방식의 진단 기능을 갖는 아날로그 및 혼합신호 회로 테스트

    발행일 : 2004.06.30
    성능이 좋은 집적회로를 개발하기 위해서는 우수한 설계 기술과 함께 효과적이고 효율적인 테스트 기술의 개발이 또한 매우 중요하다. 지금까지 디지털 회로의 테스트 방식은 꾸준히 연구되어 효율적인 테스트 기법들이 개발되고 이들은 집적회로 설계에 실제로 활용되고 있다. 그러나 이 방법들은 아날로그 회로와 최근 그 활용이 확대되고 있는 혼합신호회로의 테스트에는 효과적이지 못하므로 아날로그회로 및 혼합신호 회로의 특성에 적합한 새로운 테스트 방식의 개발이 절실하다. 그 동안 디지털 테스트 기술의 개발과 함께 아날로그 회로의 테스트에 대한 연구도 지속적으로 이루어져 왔으나 아직까지는 특정 회로에 대한 제한적 기법들이 대부분이어서 보다 일반적인 테스트 기법이 크게 요구된다[1]. 최근까지 개발된 혼합신호 회로 칩의 테스트 방식[2-8]은 기존의 아날로그 및 디지털 영역에서 사용하던 방식들을 단순히 결합하고 이를 시스템 온 칩(System-on-a-Chip)등에 적용하기 위하여 테스트 용이화 (testability) 설계기술을 이용하는 데에 많이 집중되어 왔다. 시스템 온 칩의 경우 회로가 수십 개에서 수백 개의 lP 코어로 구성되어 있어 이를 테스트하기 위해서는 많은 시간을 필요하므로 BIST(Built-In Self-Test) 방식의 접근이 필수적이며 아날로그 회로를 디지털적으로 다룰 수 있는 기술 개발을 통하여 테스트 시간을 줄이고 고장 검출률을 증대시키며 결국 전체 테스트 비용을 줄일 수 있는 방법이 요구된다. 그러나 이러한 과제의 중요성에 비해 국제 학회에 보고된 연구 결과들은 아직 미흡한 부분이 많고 그 내용도 실제 시스템 온 칩 등에 적용하기 위해서는 보다 일반화해야 할 부분들이 많이 있다. 효과적인 아날로그 및 혼합신호회로의 테스트 기법은 고장 모델의 정립, 효율적인 testability 측정, 적절한 BIST구조, 효과적인 고장 검출 및 진단 기법 등의 개발이 필수적인데 본 연구에서는 테스트가 어려운 혼합신호 회로의 효율적인 테스트를 위하여 고성능 내장 전류감지기를 설계하고 이를 이용하여 혼합신호 회로에 발생할 수 있는 고장을 진단하기 위한 specification 기반의 테스팅 기술과 이를 위한 Built-In Self-Test 설계방식에 대해 연구 하였다. 또한 효과적인 고장 진단에 유용한 testability 측정을 통한 휴리스틱 테스트 포인트 배치 방법도 개발하였다.